⑩日本国特許庁(JP)

①特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭60-54048

@Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和60年(1985)3月28日

G 06 F 9/38

7361 - 5B

審査請求 未請求 発明の数 1 (全7頁)

❷発明の名称 情報処理装置

②特 願 昭58-161417

②出 願 昭58(1983)9月2日

⑫発 明 者 木 村 真 也

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 晋

ыя ж

 発明の名称 情報処理装置

# 2. 特許請求の範囲

命令先取り制御を行なう情報処理装置において、 先取りする命令のアドレスを記憶しておく第1 の記憶手段と、

データ・アクセスのメモリのアドレスを記憶し ておく第2の記憶手段と、

先取りした命令を記憶しておく第3の記憶手段 ▶

前記第1の記憶手段の出力と前記第2の記憶手段の出力とを入力とし被算を行なう減算手段と、

前記減算手段の出力の供給をうけてれと予め定めた値との比較を行ない前記減算手段の出力が前記予め定めた値以内のときには自己修正命令フェッチ項信号を発生する比較手段と、

前記自己修正命令フェッチ済信号とメモリへの

データ書込み要求信号との供給に応答し前記 3 の記憶手段の初期設定を行なう初期設定手段とを 含み前記初期設定があったときには新たに命令先 取り制御を行なうことを特徴とする情報処理後似。

## 3. 発明の詳細な説明

(発明の属する技術分野)

本発明は情報処理装置、特に命令先取り制御を 行なう情報処理装置に関する。

### ( 従来技術 )

コンピュータの高速化技法の1つとして、命令の先取り制御がある。ノイマン型コンピュータの特徴に次に実行される命令は現在実行中の命令のアドレスにある命令である確率が非常に高いことがあげられる。命令の先取り制御はこの特徴を利用し、外部パスの空き時間中にシーケンシャルに命令フェッチを行ない、内部のバッファに書えておくことで、命令フェッチに関する時間を被すことを目的としている。

第1図は命令先取り機構を有する従来のコンピ

ュータのプロック図である。第1四に示す命令先 取り機構を有する従来のコンピュータは、データ 処理部2とバス制御部1とから構成される。 命令 ポインタ(以下IPと略す)11は次にメモリか らフェッチする命令のアドレスを保持するレジス タである。データポインタ(以下DPと略す) 12はデータ処理部2からデータ・アドレス・パ ス23を通して送られるメモリ・アドレスを保持 するレジスタである。 IP11とDP12の出力 はマルチプレクサ13を通してアドレス・パス 14へ出力される。インクリメンター(INCR) 15は、命令フェッチ後にIP11の値を次のア ドレスを指すように増加させるための演算回路で ある。IP11の入力は、プログラム・シーケン ス制御命令、たとえばジャンプ命令などが実行さ れた場合にデータ処理部2から命令アドレスバス 22を介して供給される新しいアドレス値とイン クリメンタ15の出力とでありこれらはマルチプ レクサ (MPX) 16 によりその中の1つが選択さ れる。インストラクション・バッファ(INST BUF) 17は、先取りされた命令を書えておくための海 選メモリであり命令パス21を通しデータ処理部 2へ命令が転送されるキュー・リード・カウンカ (以下QRCと略す)18とキュー・ライト・カ ウンタ(以下QWCと略す)19とはインストラ クション・パッファ17を待ち行列構造としび20 のション・パッファ17を待ち行列構造としび20 のかのカウンタである。データ処理部2との れた場合にQRC18とQWC19をリセット れた場合にQRC18とQWC19をリセットす るためのキューカウンタ・リセット信号20が出 るためのキューカウンタ・リセット信号20が出 ひされる。メモリとデータ処理部2とのデークが出 受は、メモリ・データ・レジスタ(MDR)1111と 内部データ・パス112、113を経由し、デマル チプレクサ110を通して行なわれる。

以上に示した構成で命令先取り制御が可能である。ところが命令先取り制御を行なっているコンピュータにおいて、命令先取り制御を行なっていないコンピュータのエミュレーションをする場合、命令の自己修正を行なっているプログラムの哭行を忠実に再現できない。つまり、修正を加えよう

とする命令がすでにコンピュータ内に先取りされ ている場合には修正前の命令を実行してしまい、 本来実行されるべき命令と異なってしまう。

この欠点を除去する1つの方法として、命令の 先取りを行わない方法がある。しかしこの方法で は命令フェッチに要する時間が命令実行時間に加 えられることになりパフォーマンスの大幅な低下 を来たすという欠点がある。

パッファの命令も背換え、前者の差が後者の差より大きい場合にはインストラクションパッファ内の命令背換えは行なわないことにより與現できる。このために必要となるハードウェアとしては、2つの減算器、比較器及び2つのマルチブレクサが必要となる。ところが命令の自己修正をで行なう割合は小さく、かつ自己修正を受ける前の命令がインストラクションパッファにフェッチされている確率は非常に小さい。従って第2の方法ではハードウェアの増加性が多くなり、価格性能比の低下を来たすという欠点がある。

## 〔発明の目的〕

本発明の目的は、ハードウェアの増加量が少なく、性能の低下を十分小さく押えたうえで、命令 先取り機構を有するコンピュータで命令先取り機 構を有しないコンピュータ上のプログラムを命令 の自己修正も含めて忠実にエミュレートすること ができる情報処理装置を提供することにある。

## 〔発明の構成〕

本発明の装置は、命令先取り制御を行なう情報

#### 〔寒旆例の説明〕

次に図面を参照して本発明を詳細に説明する。 第2図は本発明の一実施例を示すもので命令先取 り機構を有し、かつ命令先取り機構を有しないコ ンピュータのプログラムを忠実にエミュレート可 能にする自己修正命令フェッチ資検出部を含んだ コンピュークのブロック図である。

第2図のコンピュータはデータ処理部3とバス制御部4と自己修正命会フェッチ係み検出部(以下SMIPFDと略す)5とより構成される。バス制御部4は従来の命令先取り機構を有する第1図のコンピュータのバス制御部1と同時の機能を有している。SMIPFD5は複雑器(SUB)51、比較器(CMP)52、ANDゲート53から構成される。

波算器51はバス制御部4の中の命令ポインタ41(以下IP41と略す)の出力バス411とデータポインタ42(以下DP42と略す)の出力バス412とを入力としそれぞれの差を計算し、
波質結果を出力バス54へ出力する。

比較器 5 2 は I P 4 1 と D P 4 2 との 液算結果を入力し、インストラクションパッファ(I N S T B U F ) 4 7 に答えうる命令の欲の最大数(予め比較器 5 2 内に用意されている)との比較を行ないメモリへ ひき込んだデータがインストラグション・バッファ 4 7 にすでにフェッチされている場合

(後述のように削記破算結果が上述妓大数以下の場合)に自己修正命令フェッチ済み借号55(以下SMIPF借号と略す)を供給する。

ANDゲート53はSMIPF信号55とデータ 処理部3から発せられるデータ書き込み要求信号 31とを入力し、インストラクション・バッファ イニシャライズ信号56を供給する。

波算器 5 1 は、IP41及びDP42のビット 幅と等いデータの波算が可能でIP41の値から DP42の値を波ずる回路である。

比較器52は、波算器51の出力とインストラクション・パッファ47に若えうる命令数との比較を行なう。いま、インストラクション・パッファ47にN個の命令を習費することが可能であるならば波算器51の出力の値が1以上N以下の場合にSMIPF信号55が供給される。

第3図にアドレスバスの幅が16ビットで、Nが4の場合の比較器52の一実施例を示す。AD0からAD15は波算結果出力バス54の各信号線である。

負論理の13入力ANDゲート71は被算結果 出力パス上のデータの上位13ビットが総て0で あることを検知する。

ANDゲート 7 2, ANDゲート 7 3, AND ゲート 7 4 は波算結果出力パス 5 4 上のデータの下位 3 ピットが 0, 5, 6 と 7 であることをそれぞれ検知する。

従ってNORゲート75の出力は、被算結果出力バス54の下位3ビットが1から4であることを検知することになる。よってANDゲート76の出力であるSMIPF信号55は波算結果出力バス54上のデータが1から4の場合にのみ供給される。

第4図にはデータ処理部3からデータ群込み要求が発生し、その群込みアドレスのデータがバス制御部4内のインストラクション・バッファ47にすでにフェッチされている場合のタイミングチャートを示してある。

まず始めにデータ処理部3からDP42へデータ番込みを行ないたいアドレスを審込む。(T1期間)この動作によりIP41とDP42の差が1以上でかつインストラクション・パッファ47の最大命令蓄積数以下となりSMIPF信号55が供給される。次にデータ処理部3からデータ・ライト要求31が出力される。(T2期間)これによってインストラクション・パッファ・イニシャライズ信号56が供給され、キュー・リード・カ

ウンタ48とキュー・ライト・カウンタ49がイニシャライズされ、インストラクション・バッファ47は空となる。次にT3期間ではメモリ・ライト信号が供給される。またデータ処理部3からは次に実行すべき命令のアドレスがIP41へ転送され命令ブリフェッチのための用意が完了する。

従ってこれ以降バスに空が生じると命令フェッチし、インストラクション・バッファ47に命令を書えていき、修正された命令も再フェッチされることになり、命令先取りを行なっていないコンピュータのプログラムを忠実にエミュレートすることが可能となる。

次にもう1つの実施例として、マイクロ・プロセッサに応用した場合を狙5図に示す。このマイクロブロセッサ(INTEL社の8086相当の機能を有す)は、命令キューを有し、さらにセグメント・レジスタを用いダイナミック・リロケーションを可能にしている。このため、バス制御部9にはセグメント・レジスタとセグメント内オフセット値の加算を行なうための加算器がデータ処理部

内の算術論理ユニットとは別に用意されている。 (8086マイクロプロセッサについてはUnited Satates Patent Pat. No. 4.363.091 Title "Extended Address, Single and Multiple Bit Microprocessor"及び"New Options from big chips"IEEE spectrum MARCH 1979 pp 28-34に示されている。)

第5図の例は、前記マイクロブロセッサのバス制御部9の加算器を被算もできる加速算器 910 とし、物理アドレス生成時には加算器として、命令の自己修正の検出時には波算器として時分割に使用することでハードウエアの共有を行ない、さらに比較器 911 を追加したものである。

第 5 図に示す徴成で命令先取り方式を採用していないマイクロプロセッサ(INTEL社の8080相当の加きマイクロプロセッサ)のプログラムのエミュレーションを行なう場合。セグメント・レジスタ群 9 1 3 の中のじS(コード・セグメント)とDS(データ・セグメント)は、あらかじめ同一値に設定しておく、パス制御部 9 はデータ処理

部 8 からのデータ群込み要求により物理アドレス の生成を加減算器 910 で行ない、データ要込み サイクルを開始する。定数発生時95は第1図。 第2図のインクレメンタに相当する回路である。 データ構込みの行なわれている間の加減算器 910 の空き時間においてはIP91とDP92の旋箕 を行ないその結果と既定似(命令キュー97の最 大格納数であり比較器 9 1 1 内に用意されている) とを比較器 911 で比較し、命令キュー97 に現 在データを瞥込もうとするアドレスの旧データが フェッチされている場合にのみキュー・制御部 912 に対してキュー・カウンクのイニシャライ ズ信号 914 を送る。イエシャライズ信号 914 を受けたキュー・制御部 912 はみRC98とQ WC99のイニシャライズを行なう。これにより 命令キュー97内は命令が空となり、再フェッチ が行なわれ、自己修正した命令が命令キュー97 にフェッチされ命令先取り方式を採用していない マイクロブロセッサのプログラムを忠実にエミュ レーションすることが可能である。

#### (発明の効果)

本発明には以上説明したように、命令ポインタとデーク・ポインタの差を計算する破算器と既定値との比較後により自己修正命令の再フェッチを行な必要性を検出しその場合にのみ再フェッチを行なうことにより命令先取りを行なわないコンピュータのプログラムを忠実にかつ性能の低下を十分小さくエミュレーションすることができるという効果がある。

#### 4. 図面の簡単な説明

第1 図は命令先取り機構を有する従来のコンピュータのブロック図、第2 図は自己修正命令フェッチ済み検出部を含んだ命令先取り機構を有するコンピュータのブロック図、第3 図は比較器の一実施例、第4 図は再フェッチの発生するタイミングを示した図、第5 図はマイクロブロセッサによる実施例を示した図である。

- 1 …… パス制御部、
- 11 …… 命令ポインタ、12 …… データポイン

9、13 …… マルチプレクサ、14 …… アドレス
パス、15 …… インクリノンタ、16 …… マルチ
プレクサ、17 …… インストラクション・パッフ
ァ、18 …… キュー・リード・カウンタ、19 …
…キュー・ライト・カウンタ、110 ……デマルチ
プレクサ、111 ……メモリ・データ・レジスタ、
112 ……内部データ・パス、113 ……内部データ・パス、

- 2 …… データ処理部、
- 20 …… キュー・カウンタ・リセット信号、 。 21 …… 命令パス、 22 …… 命令アドレス・パス、
- 23 …… データ・アドレス・バス、3 …… データ処理部。
- 30 …… キュー・カウンタ・イニシャライズ信号、31 …… データ・帯込み要求信号、32 …… 命令・アドレス・パス、33 …… データ・アドレス・パス、
  - 4 …… バス制御部、
- 41 …… 命令ポインタ、 42 …… データ・ポインタ、 46 …… マルチブレクサ、 47 …… インス

トラクション・パッスァ、 48 …… キュー・リード・カウンタ、 49 …… キュー・ライト・カウンタ、 410……イニシャライズは号、 411……出力パス、 412……出力パス、


- 5 ……自己修正命令フェッチ務み検出部。
- 51 …… 被算器、52 …… 比較器、53 …… A N D ゲート、54 …… 被算結果出力バス、55 … …自己修正命令フェッチ済み信号、56 …… イン ストラクション・パッファ・イニシャライズ信号、
  - 6 ····· O Rゲート、
  - 8 …… データ処理部、
  - 9 …… パス制御部、


91 ……命令ポインタ、92 ……データ・ポインタ、93 ……アドレス・データ・ラッチ、94 ……アドレス・データ・フッチ、94 ……アドレス・データ・バス、95 ……定数発生器、96 ……マルチブレクサ、97 ……命令キュー、98 ……キュー・リード・カウンタ、99 ……・ホー・ライト・カウンタ、910……加減算器、911……比較器、912……キュー制御部、913 ……セグメント・レジスタ群、914……イニシャ


ライズ借号。

代理人 弁理士 内 原










第3回



第4回

